(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-23107 (P2003-23107A)

(43)公開日 平成15年1月24日(2003.1.24)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

HO1L 21/8242 27/108

H01L 27/10

621B 5F083

# 審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願番号

特願2001-209289(P2001-209289)

(71)出願人 000006013

三菱電機株式会社

(22)出願日 平成13年7月10日(2001.7.10) 東京都千代田区丸の内二丁目2番3号

(72)発明者 奥平 智仁

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100089233

弁理士 吉田 茂明 (外2名)

Fターム(参考) 5F083 AD42 AD48 AD49 JA14 JA36

JA37 JA38 JA39 JA40 MA06

MA16 MA17 MA20 PR03 PR10


**PR40** 

#### (54) 【発明の名称】 半導体集積回路

# (57)【要約】

【課題】 キャパシタ誘電体膜を高誘電体または強誘電 体で形成した場合でも、キャパシタ上部電極の形成に支 障を来さず、キャパシタ特性が向上した半導体集積回路 を提供する。

【解決手段】 キャパシタ下部電極111と、キャパシ タ下部電極111を覆うように配設されたキャパシタ誘 電体膜112と、キャパシタ誘電体膜112を覆うよう に配設されたキャパシタ上部電極13とでキャパシタC P10が構成される。キャパシタ下部電極111の断面 形状は矩形状であり、その長辺どうしが平行するように 複数のキャパシタ下部電極111が配設されている。そ して、複数のキャパシタ下部電極111の表面を覆うよ うにキャパシタ誘電体膜112が形成され、さらにキャ パシタ誘電体膜112の表面を覆うようにキャパシタ上 部電極113が配設されている。



1 1 1:キャパシタ下部電極 112:キャパシタ誘電体膜 1 1 3 : : キャパシタ上部電包

CP10:キャパシタ

# 【特許請求の範囲】

【請求項1】 下地層の上に形成され、下部電極と、該下部電極を覆う誘電体膜と、該誘電体膜を間に挟んで前記下部電極に対向して配設された上部電極とを有するキャパシタを複数備えた半導体装置であって、

前記誘電体膜は、前記下部電極の表面を覆うとともに、 前記複数のキャパシタを構成するそれぞれの前記下部電 極間の前記下地層上を覆うことで、前記複数のキャパシ タに共通に配設され、

前記上部電極は、前記誘電体膜を覆うことで前記複数の 10 キャパシタに共通に配設され、

前記下部電極の断面形状はほぼ矩形であって、

前記複数のキャパシタを構成するそれぞれの前記下部電 極は、

その長辺どうしが平行するように配設され、その上部側短辺幅寸法は、前記下部電極の配設間隔の1/2以下に設定される、半導体集積回路。

【請求項2】 前記下部電極の配設間隔は、0.5 μ m 以下である、請求項1記載の半導体集積回路。

【請求項3】 前記下部電極を前記誘電体膜で覆った状態での、隣り合う前記下部電極間のトレンチ部分での深さに対する幅の比率は1/3以上である、請求項1記載の半導体集積回路。

【請求項4】 下地層の上に形成され、下部電極と、該下部電極を覆う誘電体膜と、該誘電体膜を間に挟んで前記下部電極に対向して配設された上部電極とを有するキャパシタを複数備えた半導体装置であって、

前記誘電体膜は、前記下部電極の表面を覆うとともに、 前記複数のキャパシタを構成するそれぞれの前記下部電 極間の前記下地層上を覆うことで、前記複数のキャパシ タに共通に配設され、

前記上部電極は、前記誘電体膜を覆うことで前記複数の キャパシタに共通に配設され、

前記下部電極の断面形状はほぼ矩形であって、

前記複数のキャパシタを構成するそれぞれの前記下部電 極は、

その長辺どうしが平行するように配設され、

前記下部電極の上部側短辺幅寸法と、前記下部電極を前 記誘電体膜で覆った状態での、隣り合う前記下部電極間 のトレンチ部分での幅寸法とがほぼ等しくなるように配 設され、

前記上部電極は、前記トレンチ部分を完全に埋め込むように配設される、半導体集積回路。

【請求項5】 前記誘電体膜は、高誘電体膜または強誘 電体膜であり、

前記下部電極の短辺幅寸法は、配線の最小加工寸法以下 である、請求項1または請求項4記載の半導体集積回 路。

【発明の詳細な説明】

[0001]

2

【発明の属する技術分野】本発明は半導体集積回路に関し、特に、キャパシタを有する半導体集積回路における キャパシタ特性の向上に関する。

### [0002]

【従来の技術】従来、シリコン酸化膜あるいはシリコン 窒化膜をキャパシタの誘電体に用いた半導体集積回路で は、キャパシタの静電容量の確保はキャパシタ面積の確 保と同義であった。このため、キャパシタ面積を大きく できるスタックトキャパシタが採用され、スタックトキャパシタを構成するキャパシタ下部電極(ストレージノ ード電極)の投影面積の増大や、キャパシタ下部電極の 高さを高くする工夫がなされてきた。

【0003】また、キャパシタの静電容量を確保するために、誘電体として誘電率の大きな材料を用いる手法も採られている。例えば、BST (barium strontium tit anate) やPZT (lead zirconate titanate) 等の誘電体材料では、誘電率がシリコン酸化膜の50~300倍であり、これらを使用することで、キャパシタ面積が小さくとも静電容量の確保が容易なキャパシタを得ることができるため、半導体集積回路の微細化をさらに進めることができる。

【0004】図13に、キャパシタを有する半導体集積 回路の従来例として、キャパシタの誘電体膜にシリコン 窒化膜を用いた半導体記憶装置80のメモリセル部の断 面図を示す。

【0005】図13において、シリコン基板1上に層間 絶縁膜6が形成され、層間絶縁膜6を貫通してシリコン 基板1に達する複数のコンタクトプラグ7(ビット線コンタクト)が配設されている。コンタクトプラグ7はポリシリコン等の導電体で構成されている。

【0006】また、層間絶縁膜6上には層間絶縁膜9が配設され、層間絶縁膜9上には層間絶縁膜14が配設されている。そして、層間絶縁膜6および9を貫通してシリコン基板1に達する複数のコンタクトプラグ10(ストレージノードコンタクト)および、層間絶縁膜9および14を貫通して一部のコンタクトプラグ7に達するコンタクトプラグ15が配設されている。

【0007】シリコン基板1の表面内には、MOSトランジスタのソース・ドレイン層となる不純物拡散層2が選択的に複数配設され、またMOSトランジスタ間を電気的に分離するとともに不純物拡散層2を含む活性領域を規定する素子分離絶縁膜3が選択的に複数配設されている。そして、コンタクトプラグ7および10の下面は不純物拡散層2に接続されている。

【0008】また、層間絶縁膜6内には、隣り合う不純物拡散層2の間のシリコン基板1上に対応してゲート電極5が配設されている。なお、ゲート電極5とシリコン基板1との間にはゲート絶縁膜4が配設されている。

【0009】また、層間絶縁膜9内には複数のビット線8が選択的に配設され、当該ビット線8はコンタクトプ

ラグ7を介して所定の不純物拡散層2に接続されている。

【0010】ここで、層間絶縁膜9および14を貫通して配設されたコンタクトプラグ15と、コンタクトプラグ15に接続されるコンタクトプラグ7とでスタックトピアコンタクトを構成しており、当該スタックトピアコンタクトは不純物拡散層2の1つに接続されている。

【0011】そして、コンタクトプラグ10の下面と反対側の端部である上面は、層間絶縁膜9上に選択的に配設されたキャパシタ下部電極11(ストレージノード電 10極)に接続されており、当該キャパシタ下部電極11と、キャバシタ下部電極11を覆うように配設されたキャパシタ誘電体膜12と、キャパシタ誘電体膜12を覆うように配設されたキャパシタ上部電極13とでキャパシタCP1が構成される。

【0012】さらに、層間絶縁膜14の上部には複数のメタル配線16が選択的に形成され、コンタクトプラグ15の上面は、一部のメタル配線16に接続されている。

【0013】そして、メタル配線16の上部には、配線 20 層やパッシベーション膜等が配設されて半導体記憶装置 90を構成するが、これらについては、本発明との関係 が薄いので図示は省略する。

【0014】ここで、キャパシタ誘電体膜12はシリコン窒化膜で形成されるので、静電容量を確保するためにキャパシタ面積を大きくする必要があるが、キャパシタ面積を大きくするには、キャパシタ下部電極11の高さHをできるだけ高くするとともに、キャパシタ下部電極11の配設間隔Sをできるだけ狭くすることが望まし

【0015】実際には、配設間隔Sは配線の最小加工寸法(例えばゲート長)程度とするか、枠付け法(枠付け法の具体例については実施の形態において説明する)などを用いて最小加工寸法以下とすることが多い。従って、例えば最小加工寸法が0.1 μ mのデザインルールにおいては、S≦100 n mとなる。また、キャパシタ下部電極11の高さは1μ mを超えることもある。

【0016】ここで問題となるのは、主としてキャパシタ下部電極11の高さであり、高さが高い、すなわち厚いキャパシタ下部電極11をパターニングするために、フォトリソグラフィ等において高度な技術が要求される。

【0017】また、高いキャパシタ下部電極11を設けることに起因して、周辺回路部とメモリセル部との間で段差が生じ、段差に起因して、リソグラフィに際してのマージンが低下したり、リソグラフィマージンを維持するために、層間絶縁膜を平坦化する平坦化技術が必要となる等の製造上の問題が生じる。

【0018】このような、周辺回路部とメモリセル部との間で段差が生じることによる諸問題を軽減するため

Δ

に、キャパシタ誘電体として、高誘電体を使用すること が提案されている。

【0019】図14に、キャパシタの誘電体膜に高誘電体を用いた半導体記憶装置90のメモリセル部の断面図を示す。なお、図14において、図13に示した半導体記憶装置80と同一の構成については同一の符号を付し、重複する説明は省略する。

【0020】図14に示すように、キャパシタ誘電体膜12Aを高誘電体材料で形成することで、半導体記憶装置80と同じキャパシタ容量を確保するには、キャパシタ下部電極11Aの高さは、単純計算で300~400nmで済むので、キャパシタ下部電極11A、キャパシタ誘電体膜12Aおよびキャパシタ上部電極13Aで構成されるキャパシタCP2の高さが低くなり、層間絶縁膜14も薄くなって、周辺回路部とメモリセル部との間で生じる段差を低減できる。

# [0021]

30

【発明が解決しようとする課題】ところが、BST等の 高誘電体材料あるいはPZT等の強誘電体材料は、必然 的にバンドギャップが小さく、絶縁耐圧が低いという問 題を有している。このため、キャパシタ誘電体膜に高誘 電体材料を使用する場合、シリコン窒化膜などの低誘電 率の誘電体と比較して、キャパシタ誘電体膜を厚く形成 することになる。

【0022】また、キャパシタ誘電体膜を形成する高誘電体材料が還元されて絶縁性が損なわれることを防止するため、キャパシタの電極に使用する材料には、還元性の弱い白金(Pt)、イリジウム(Ir)、ルテニウム(Ru)等の貴金属(特に白金族の材料)を使用する。そして、キャパシタ上部電極13Aの形成方法としては、スパッタリング法が用いられる。

【0023】ここで、キャパシタ誘電体膜12Aを高誘電体材料で形成し、キャパシタ下部電極11Aの高さを低くしたキャパシタCP2の部分拡大図を図15に示す。

【0024】図15は最小加工寸法が $0.1\mu$ mのデザインルールの場合のキャパシタCP2を示しており、枠付け法を用いて形成されたキャパシタ下部電極11Aの配設間隔は、 $0.06\sim0.04\mu$ m( $60\sim40$ nm)となっている。またキャパシタ下部電極11Aの高さは $300\sim400$ nmである。

【0025】キャパシタ誘電体膜 12A を高誘電体材料で形成する場合、耐電圧確保のため、 $15\sim30$  n mの膜厚が必要である。従って、キャパシタ誘電体膜 12A を形成した時点での電極間の寸法,すなわち、キャパシタ上部電極 13A を形成すべきトレンチ部分の寸法は、幅 $0.03\mu$  m(30 n m)以下、深さ $300\sim400$  n mであり、アスペクト比は 10 を超えることになる。

【0026】このようなトレンチ部分にキャパシタ上部 50 電極13Aを形成する場合に、前述のスパッタリング法

はカバレッジ特性が良くないため、トレンチの底部に形成されるキャパシタ上部電極13Aの厚さは10nm以下となり、キャパシタ上部電極13Aが不連続になったり、ボイドが発生して、良好な導電性を得ることができなくなる。

【0027】本発明は上記のような問題点を解消するためになされたもので、キャパシタ誘電体膜を高誘電体または強誘電体で形成した場合でも、キャパシタ上部電極の形成に支障を来さず、キャパシタ特性が向上した半導体集積回路を提供することを目的とする。

#### [0028]

【課題を解決するための手段】本発明に係る請求項1記載の半導体集積回路は、下地層の上に形成され、下部電極と、該下部電極を覆う誘電体膜と、該誘電体膜を間に挟んで前記下部電極に対向して配設された上部電極とを有するキャパシタを複数備えた半導体装置であって、前記で動力とともに、前記複数のキャパシタを構成するそれぞれの前記下部電極の前記下地層上を覆うことで、前記複数のキャパシタに共通に配設され、前記上部電極は、前記誘電体膜を覆うことで前記複数のキャパシタに共通に配設され、前記下部電極の断面形状はほぼ矩形であって、前記複数のキャパシタを構成するそれぞれの前記下部電極は、その上部に配設され、その上部側短回幅では、前記下部電極の配設間隔の1/2以下に設定される。

【0029】本発明に係る請求項2記載の半導体集積回路は、前記下部電極の配設間隔が、0.5 μm以下である。

【0030】本発明に係る請求項3記載の半導体集積回路は、前記下部電極を前記誘電体膜で覆った状態での、 隣り合う前記下部電極間のトレンチ部分での深さに対する幅の比率は1/3以上である。

【0031】本発明に係る請求項4記載の半導体集積回 路は、下地層の上に形成され、下部電極と、該下部電極 を覆う誘電体膜と、該誘電体膜を間に挟んで前記下部電 極に対向して配設された上部電極とを有するキャパシタ を複数備えた半導体装置であって、前記誘電体膜は、前 記下部電極の表面を覆うとともに、前記複数のキャパシ タを構成するそれぞれの前記下部電極間の前記下地層上 を覆うことで、前記複数のキャパシタに共通に配設さ れ、前記上部電極は、前記誘電体膜を覆うことで前記複 数のキャパシタに共通に配設され、前記下部電極の断面 形状はほぼ矩形であって、前記複数のキャパシタを構成 するそれぞれの前記下部電極は、その長辺どうしが平行 するように配設され、前記下部電極の上部側短辺幅寸法 と、前記下部電極を前記誘電体膜で覆った状態での、隣 り合う前記下部電極間のトレンチ部分での幅寸法とがほ は等しくなるように配設され、前記上部電極は、前記ト レンチ部分を完全に埋め込むように配設される。

6

【0032】本発明に係る請求項5記載の半導体集積回路は、前記誘電体膜が、高誘電体膜または強誘電体膜であり、前記下部電極の短辺幅寸法は、配線の最小加工寸法以下である。

# [0033]

【発明の実施の形態】 < A . 装置構成 > 本発明に係る実施の形態 1 として、図 1 に半導体集積回路 1 0 0 のメモリセル部における断面構成を示す。

【0034】図1において、シリコン基板1上に層間絶縁膜6が形成され、層間絶縁膜6を貫通してシリコン基板1に達する複数のコンタクトプラグ7(ビット線コンタクト)が配設されている。コンタクトプラグ7はポリシリコン等の導電体で構成されている。

【0035】また、層間絶縁膜6上には層間絶縁膜9が配設され、層間絶縁膜9上には層間絶縁膜14が配設されている。そして、層間絶縁膜6および9を貫通してシリコン基板1に達する複数のコンタクトプラグ10(ストレージノードコンタクト)および、層間絶縁膜9および14を貫通して一部のコンタクトプラグ7に達するコンタクトプラグ15が配設されている。

【0036】シリコン基板1の表面内には、MOSトランジスタのソース・ドレイン層となる不純物拡散層2が選択的に複数配設され、またMOSトランジスタ間を電気的に分離するとともに不純物拡散層2を含む活性領域を規定する素子分離絶縁膜3が選択的に複数配設されている。そして、コンタクトプラグ7および10の下面は不純物拡散層2に接続されている。

【0037】また、層間絶縁膜6内には、隣り合う不純物拡散層2の間のシリコン基板1上に対応してゲート電極5が配設されている。なお、ゲート電極5とシリコン基板1との間にはゲート絶縁膜4が配設されている。

【0038】また、層間絶縁膜9内には複数のビット線8が選択的に配設され、当該ビット線8はコンタクトプラグ7を介して所定の不純物拡散層2に接続されている。

【0039】ここで、層間絶縁膜9および14を貫通して配設されたコンタクトプラグ15と、コンタクトプラグ15に接続されるコンタクトプラグ7とでスタックトビアコンタクトを構成しており、当該スタックトビアコンタクトも不純物拡散層2の1つに接続されている。

【0040】そして、コンタクトプラグ10の下面と反対側の端部である上面は、層間絶縁膜9上に選択的に配設された複数のキャパシタ下部電極111 (ストレージノード電極) に接続されており、当該キャパシタ下部電極111と、キャパシタ下部電極111を覆うように配設されたキャパシタ誘電体膜112を覆うように配設されたキャパシタ上部電極13とでキャパシタCP10が構成される。

【0041】なお、キャパシタ下部電極111の断面形 状はほぼ矩形状であり、その長辺どうしが平行するよう に複数のキャパシタ下部電極111が配設されている。ここで、キャパシタ下部電極111の断面形状をほぼ矩形状としたのは、製造過程において必ずしも正確に矩形状にならない場合もあり、テーパ角が87°以上の台形になる場合もあるからである。テーパ角が87°(水平面に対する角度)程度と大きくなれば、見た目には台形と言うより矩形状であるので、ほぼ矩形状と呼称するものである。

【0042】そして、複数のキャパシタ下部電極111 の表面を覆うようにキャパシタ誘電体膜112が形成され、さらにキャパシタ誘電体膜112の表面を覆うよう にキャパシタ上部電極113が配設されている。

【0043】このように、比較的厚さの厚い膜で構成される単純な構造のキャパシタ下部電極111は、厚膜セル、あるいはペデスタル型と呼称される。

【0044】さらに、層間絶縁膜14の上部には複数のメタル配線16が選択的に形成され、コンタクトプラグ15の上面は、一部のメタル配線16に接続されている

【0045】そして、メタル配線16の上部には、配線 20 層やパッシベーション膜等が配設されて半導体記憶装置 100を構成するが、これらについては、本発明との関係が薄いので図示は省略する。

【0046】ここで、キャパシタ誘電体膜112が高誘電体材料、例えばBST (barium strontium titanat e) で形成され、キャパシタ下部電極111が白金等の貴金属で形成されている点は、図14に示す半導体集積回路90と同じであるが、キャパシタ下部電極111の短辺方向の幅寸法は、配線の最小加工寸法(例えばゲート長)よりも小さく形成されている。

【0047】 < B. 作用効果> 図2 に、キャパシタCP10 の部分拡大図を示す。キャパシタ下部電極111 の配設間隔S は $0.14\sim0.16\mu$ m( $140\sim160$  nm)、キャパシタ下部電極111 の高さHは $350\sim450$  nm、上部側短辺の長さ(以後、これを上部側短辺幅寸法と呼称)Wは $0.07\mu$ m(70 nm)であり、キャパシタ誘電体膜112 の厚さを15 nmとすると、キャパシタ誘電体膜112 形成後の電極間の寸法、すなわち、キャパシタ上部電極113 が形成されるトレンチ部分の寸法は、トレンチにTWが $0.13\mu$ m(130 nm)、トレンチ深さTDは $350\sim450$  nmとなり、トレンチ深さTDに対するトレンチ幅TWのアスペクト比は1/3となる。

【0048】なお、キャパシタ下部電極111の高さは、キャパシタ誘電体膜112として、誘電体材料あるいは強誘電体材料を用いることで、上述したように350~450nmとなっており、この程度であれば、所望の静電容量を確保できるとともに、層間絶縁膜14の部分的な突出も軽減でき、また平坦化工程も容易となって、周辺回路部とメモリセル部との間で生じる段差を低50

減できる。

【0049】また、キャパシタ上部電極113の厚さは、例えば50nmであり、1つのキャパシタ下部電極111を覆うキャパシタ上部電極113の短辺幅寸法は、200nm (0.2μm)となる。

【0050】このように、キャパシタ下部電極111の上部側短辺幅寸法Wが、キャパシタ下部電極111の配設間隔Sの1/2以下、換言すれば、キャパシタ下部電極111の配数間隔Sがキャパシタ下部電極111の上部側短辺幅寸法Wの2倍以上であれば、キャパシタ上部電極113を形成する際に使用されるスパッタリング法のカバレッジ特性に多少の問題があっても、トレンチの底部にも連続したキャパシタ上部電極113を形成することができ、良好な導電性を得て、キャパシタ特性が向上した半導体集積回路を得ることができる。

【0051】また、キャバシタ上部電極113の膜厚は、計算上はトレンチ幅の半分の厚さにまで厚くすることができるので、キャパシタ上部電極113の厚膜化により、キャパシタ上部電極113を低抵抗にできる。

【0052】なお、上記においては、キャパシタ下部電極111の配設間隔Sがキャパシタ下部電極111の上部短辺幅寸法Wの2倍以上としたが、配設間隔Sを無制限に広くすることは半導体装置の集積度の向上に反することになるので、配設間隔Sは、キャパシタ下部電極111の上部側短辺幅寸法Wの2倍以上であって、0.5μm以下とすることが望ましい。

【0053】<C. 製造方法>以下、製造工程を順に示す図3~図10を用いて、半導体集積回路100の製造方法について説明する。

【0054】まず、図3に示す工程において、従来的な製造方法により半導体基板1の主面内に、素子分離絶縁膜3を形成して活性領域を規定し、当該活性領域内にMOSトランジスタのソース・ドレイン層となる不純物拡散層2を選択的に配設する。そして、隣り合う不純物拡散層2の間のシリコン基板1上に、ゲート絶縁膜4を間に挟んで複数のゲート電極5を選択的に形成し、ゲート電極5を含めて、半導体基板1の主面上を覆うように、例えば減圧CVD(low pressure chemical vapor deposition)法等を用いてTEOS(tetraethyl orthosilicate)等で層間絶縁膜6を形成する。

【0055】そして、所定の不純物拡散層2の表面に達するように、フォトリソグラフィおよびドライエッチングを経て、層間絶縁膜6を貫通する複数のコンタクトホールCH1を形成する。

【0056】次に、図4に示す工程において、層間絶縁膜6の主面全面に、例えばCVD法によりポリシリコン層を形成することで、コンタクトホールCH1をポリシリコン層で埋め込み、その後、CMP (chemical mechanical polishing)等でポリシリコン層を平坦化し、層間絶縁膜6上のポリシリコン層を除去する。これによ

り、複数のコンタクトホールCH1内に導電層を埋め込んで複数のコンタクトプラグ7を形成することができる。

【0057】その後、層間絶縁膜6の主面全面に、例えば、スパッタリング法によりTi(チタン)、TiN(窒化チタン)、W(タングステン)の層を順次形成し、フォトリングラフィおよびドライエッチングによりパターニングして、ビット線8を形成する。なお、ビット線8は複数のコンタクトプラグ7のうち、所定のものの上面に接触するように形成され、ビット線8に接触しないコンタクトプラグ7も存在する。

【0058】次に、図5に示す工程において、層間絶縁膜6の主面全面に、例えばプラズマCVD法等により、シリコン酸化膜等で層間絶縁膜9を形成し、ビット線8を完全に覆う。

【0059】そして、所定の不純物拡散層2の表面に達するように、フォトリングラフィおよびドライエッチングを経て、層間絶縁膜6および9を貫通する複数のコンタクトホールCH2を形成する。

【0060】その後、コンタクトプラグ7の形成と同様の工程を経て、コンタクトホールCH2を導電層で埋め込んでコンタクトプラグ10を形成する。なお、コンタクトホールCH2を埋め込む導電性材料は、必ずしもコンタクトプラグ7と同一である必要はない。

【0061】次に、図6に示す工程において、層間絶縁膜9の主面全面に、例えばプラズマCVD法等により、シリコン酸化膜等で絶縁膜20を形成する。そして、フォトリソグラフィおよびドライエッチングを経て、キャパシタ下部電極111の形成位置に対応する部分に、キャパシタ下部電極111の平面視形状に相当する開口パターン101を形成する。なお、開口パターン101は層間絶縁膜9を貫通し、また、開口パターン101の短辺の長さ(以後、これを短辺幅寸法と呼称)はデザインルールと等しく、例えば0.1μmである。

【0062】そして、絶縁膜20の主面全面に、例えばプラズマCVD法などにより、シリコン酸化膜等で、厚さ15nm程度の絶縁膜21を形成する。絶縁膜21の厚さは、開口パターン101の短辺幅寸法よりも十分薄く、開口パターン101の底面部に露出する層間絶縁膜9の主面 40上も覆う。

【0063】次に、図7に示す工程において、IE(反応性イオンエッチング:Reactive Ion Etching)等の異方性エッチングにより、CF4等の反応性ガスを用いて、絶縁膜20の主面上の絶縁膜21および層間絶縁膜9の主面上の絶縁膜21をエッチバックし、開口パターン101の内壁面のみに絶縁膜21を残して、枠付け酸化膜102を形成する。

【0064】次に、図8に示す工程において、絶縁膜2 0の主面全面に、スパッタリング法により白金膜を堆積 50 10

し、開口ターン101埋め込んだ後、CMP等で絶縁膜20の主面上の白金膜を除去、正確には枠付け酸化膜102が内壁面に形成された開口パターン101の内部にのみ白金膜を残して、キャパシタ下部電極111を形成する。

【0065】なお、キャパシタ下部電極111は、白金に限定されず、白金族の元素(Ru、Rh、Pd、Os、Ir)あるいは高融点金属と白金族の元素との複合材でも良い。

【0066】次に、絶縁膜20および枠付け酸化膜102をエッチバックして除去し、キャパシタ下部電極111を層間絶縁膜9の主面上に突出させる。以上、図7および図8を用いて説明した工程が枠付け法と呼称される手法である。

【0067】 ここで得られるキャパシタ下部電極111の上部側短辺幅寸法Wは $0.07\mu$ m(70nm)、隣 り合うキャパシタ下部電極111間の間隔Sは $0.16\mu$ m(160nm)である。

【0068】次に、図10に示す工程において、層間絶縁膜9の主面全面に、例えば厚さ30nmのBST膜をスパッタリング法により堆積し、キャパシタ誘電体12 を形成する。さらに、キャパシタ誘電体112の上部全面に、例えば厚さ50nmの白金膜をスパッタリング法により堆積し、キャパシタ上部電極113を形成する。その後、キャパシタ誘電体112およびキャパシタ上部電極113をパターニングすることでキャパシタCP10を得る。

【0069】次に、図11に示す工程において、層間絶縁膜9の主面全面に、例えばプラズマCVD法等により、シリコン酸化膜等で層間絶縁膜14を形成し、キャパシタCP10を完全に覆う。

【0070】そして、ビット線8が接触していないコンタクトプラグ7の上面に達するように、フォトリソグラフィおよびドライエッチングを経て、層間絶縁膜14および9を貫通するコンタクトホールCH3を形成する。【0071】その後、コンタクトプラグ7の形成と同様の工程を経て、コンタクトホールCH3を導電層で、コンタクトプラグ15を形成する。ここで、コンタクトプラグ15と、これに接続されるコンタクトプラグ7とでスタックトビアコンタクトを構成する。この場合、コンタクトプラグ15に接続されるコンタクトプラグ7は、他のコンタクトプラグ7のようにビット線8に接続されないが、他のコンタクトプラグ7と同じ工程で形成されるのでビット線コンタクトと呼称する。

【0072】なお、コンタクトホールCH3を埋め込む 導電性材料は、必ずしもコンタクトプラグ7および10 と同一である必要はない。

【0073】その後、層間絶縁膜14の主面全面に、例えば、スパッタリング法によりTi、TiN、Al(アルミニウム)の層を順次形成し、フォトリングラフィお

よびドライエッチングによりパターニングして、図1に 示すように、複数のメタル配線16を形成する。なお、 メタル配線16の一部は、コンタクトプラグ15の上面 に接触するように形成される。

【0074】このメタル配線16の形成方法および材料 は上記に限定されず、例えばメッキ法により形成したC u (銅) をダマシン (Damascene) 法で加工することで 形成しても良い。

【0075】また、この後の工程で、さらに上部には配 線層、および、パッシベーション膜が形成されるが、そ の形成方法は従来的な公知の技術を用いるため、説明は 省略する。

【0076】 < D. 変形例>以上説明した本発明に係る 実施の形態においては、キャパシタ下部電極111の短 辺幅寸法をデザインルールよりも小さくし、その分、キ ャパシタ下部電極111の配設間隔を広くすることで、 アスペクト比を大きくし、キャパシタ上部電極113を 厚くしても、キャパシタ下部電極111間のトレンチ部 においてキャパシタ上部電極113が連続的に形成され る構成を示したが、半導体集積回路のさらなる微細化が 進んだ場合には、キャパシタは図12に示すような構造 にすれば良い。

【0077】すなわち、図12において、デザインルー ルのさらなる縮小により、キャパシタ下部電極111の 配設間隔が狭くなり、隣り合うキャパシタ下部電極 11 1の間には、キャパシタ上部電極113が完全に埋め込 まれている。

【0078】この場合、キャパシタ下部電極111の短 辺幅寸法を50nmとし、キャパシタ誘電体112の膜 厚を20nmとした場合、キャパシタ下部電極111の 配設間隔を90nmとし、キャパシタ上部電極113の 厚さを25 n mで形成すれば、キャパシタ下部電極11 1間のキャパシタ誘電体112形成後のトレンチ部が、 キャパシタ上部電極113で埋め込まれ、キャパシタ上 部電極113の厚さは実質的に50 nmとなる。

【0079】この結果、キャパシタ下部電極111の上 部側短辺幅寸法Wと、キャパシタ上部電極113の短辺 幅寸法W1とが等しくなり、両電極の抵抗値がほぼ等し くなる。

【0080】薄膜の抵抗は膜厚に反比例して増大するた 40 め、キャパシタ下部電極111およびキャパシタ上部電 極113の膜厚を等しくした場合、トータルの抵抗値を 最小にすることができ、キャパシタの応答速度を上げる ことができる。

【0081】なお、キャパシタ上部電極113は、スパ ッタリング法により形成しても良いが、CVD法あるい はスパッタリング法でキャパシタ下部電極111間のト レンチ部分にシード層と呼称される導体層(材質はキャ パシタ上部電極113と同じ)を例えば、厚さ5 nm程 度に形成した後、メッキ法により残りのトレンチ部分を 50 製造工程を説明する図である。

12

埋め込むようにしても良い。

[0082]

【発明の効果】本発明に係る請求項1記載の半導体集積 回路によれば、下部電極の上部側短辺幅寸法が、下部電 極の配設間隔の1/2以下に設定されるので、下部電極 の配設間隔を相対的に広くでき、下部電極を誘電体膜で 覆った状態での、隣り合う下部電極間のトレンチ部分に 上部電極を形成する際に、トレンチの底部にも連続した 上部電極を形成することができ、良好な導電性を得て、 キャパシタ特性が向上した半導体集積回路を得ることが できる。

【0083】本発明に係る請求項2記載の半導体集積回 路によれば、下部電極の配設間隔が 0.5 μm以下であ るので、半導体集積回路の集積度の向上に反することな く、かつ、上部電極を連続的に形成するのに支障を来さ ない半導体集積回路を得ることができる。

【0084】本発明に係る請求項3記載の半導体集積回 路によれば、下部電極を誘電体膜で覆った状態での、隣 り合う下部電極間のトレンチ部分での深さに対する幅の 比率が1/3以上であるので、上部電極を連続的に形成 するのに支障を来さない半導体集積回路を得ることがで

【0085】本発明に係る請求項4記載の半導体集積回 路によれば、下部電極の上部側短辺幅寸法と、下部電極 を誘電体膜で覆った状態での、隣り合う下部電極間のト レンチ部分での幅寸法とがほぼ等しくなるように配設さ れ、上部電極が、トレンチ部分を完全に埋め込むように 配設されるので、下部電極の上部側短辺幅寸法と、上部 電極の短辺幅寸法とが等しくなり、両電極の抵抗値がほ ぼ等しくなって、トータルの抵抗値を最小にすることが でき、キャパシタの応答速度を上げることができる。

【0086】本発明に係る請求項5記載の半導体集積回 路によれば、誘電体膜が、高誘電体膜または強誘電体膜 であるので、下部電極の高さを低くすることができ、ま た、下部電極の短辺幅寸法を、配線の最小加工寸法以下 としても、所望のキャパシタの静電容量を得ることがで きる。また、下部電極の短辺幅寸法を、配線の最小加工 寸法以下とすることで、下部電極の配設間隔を広くする ことが容易となる。

【図面の簡単な説明】

本発明に係る実施の形態の半導体集積回路の 【図1】 構成を示す断面図である。

【図2】 本発明に係る実施の形態の半導体集積回路の キャパシタの構成を示す図である。

【図3】 本発明に係る実施の形態の半導体集積回路の 製造工程を説明する図である。

【図4】 本発明に係る実施の形態の半導体集積回路の 製造工程を説明する図である。

【図5】 本発明に係る実施の形態の半導体集積回路の

【図6】 本発明に係る実施の形態の半導体集積回路の 製造工程を説明する図である。

【図7】 本発明に係る実施の形態の半導体集積回路の 製造工程を説明する図である。

【図8】 本発明に係る実施の形態の半導体集積回路の 製造工程を説明する図である。

【図9】 本発明に係る実施の形態の半導体集積回路の 製造工程を説明する図である。

【図10】 本発明に係る実施の形態の半導体集積回路の製造工程を説明する図である。

【図11】 本発明に係る実施の形態の半導体集積回路の製造工程を説明する図である。

14

\*【図12】 本発明に係る実施の形態の変形例の半導体 集積回路のキャパシタの構成を示す図である。


【図13】 従来の半導体集積回路の構成を示す断面図である。

【図14】 従来の半導体集積回路の構成を示す断面図である。


【図15】 従来の半導体集積回路のキャパシタの構成を示す図である。


【符号の説明】

10 111 キャパシタ下部電極、112 キャパシタ誘電 体膜、113 キャパシタ上部電極、CP10 キャパシタ。



1 1 1:キャバシタ下部電極 1 1 2:キャパシタ誘電体膜 1 1 3::キャパシタ上部電極 C P 1 0:キャパシタ





【図13】

【図11】 CP,10 80 СНЗ 113 112 111

【図14】

